Sirkuit Logika Sekuensial

Logika Sekuensial digunakan untuk membuat status berhingga, blok dasar di sirkuit digital. Sirkuit Digital praktis adalah campuran dari Logika Kombinasional dan Sekuensial. Output ditentukan menggunakan Fungsi Logika dari input keadaan saat ini dan yang lalu sebagai rangkaian logika sekuensial.

Sirkuit Logika Sekuensial mampu mempertahankan status sistem sebelumnya berdasarkan masukan arus dan status sebelumnya. Tidak seperti Sirkuit Logika Kombinasi, mampu menyimpan data dalam Rangkaian Digital.

Sirkuit Logika Sekuensial mengandung elemen memori. Elemen sederhana digunakan untuk mempertahankan memori / keadaan sebelumnya.

Klasifikasi

Sirkuit Logika Sekuensial

Sirkuit Logika Sekuensial menggunakan clock untuk memicu operasi Flip Flop. Jika Flip Flop dalam rangkaian logika digital dipicu, maka rangkaian disebut sebagai Rangkaian Sekuensial Sinkron dan sirkuit yang secara bersamaan tidak terpicu disebut sebagai rangkaian Sekuensial Asinkron.

EVEN DRIVEN (Asyncronous)
- Sirkuit Asynchronous yang segera berubah saat diaktifkan.

Sirkuit Logika Sekuensial saat ini adalah Logika Clocked atau Sinkron. Dalam Rangkaian Sinkron, Osilator elektronik yang disebut Clock (Clock Generator) menghasilkan serangkaian pulsa berulang yang disebut Sinyal Clock yang didistribusikan ke semua elemen memori di sirkuit.

Elemen Memori Dasar dalam Logika Sekuensial adalah Flip-Flop. Output dari flip-flop berubah ketika dipicu oleh Pulsa Clock, Perubahan sinyal logika di sirkuit pada waktu yang sama, Interval Reguler, Disinkronkan oleh Clock.

CLOCK DRIVEN (Syncronous)
- Sirkuit Sinkron yang disinkronisasi ke sinyal clock tertentu.

Logika Sekuensial Asynchronous tidak disinkronkan oleh Sinyal Clock, Output rangkaian berubah langsung sebagai tanggapan terhadap perubahan input.

Keuntungan dapat lebih cepat daripada Logika Sinkron, karena rangkaian tidak harus menunggu Sinyal Clock untuk memproses Input. Kecepatan perangkat berpotensi dibatasi oleh penundaan propagasi gerbang logika yang digunakan.

PULSE DRIVEN
- Yang merupakan kombinasi dari keduanya yang merespon Pemicu Pulsa.

Prosedur Desain

Sirkuit Logika Sekuensial

➤ Susun diagram keadaan
➤ Ambil sebagai tabel keadaan atau representasi kesetaraan,
seperti diagram keadaan.
➤ Jumlah negara dapat dikurangi dengan teknik reduksi negara
➤ Verifikasi jumlah sandal jepit yang diperlukan
➤ Pilih jenis Flip-Flop yang akan digunakan
➤ Turunkan persamaan eksitasi
➤ Menggunakan peta atau metode penyederhanaan lainnya,
dapatkan fungsi output dan fungsi input flip-flop.
➤ Gambarlah diagram logika atau daftar fungsi Boolean
dari mana diagram logika dapat diperoleh.

Sirkuit Logika Sekuensial

• Latches
Bagaimana kita bisa membuat sirkuit dari gerbang yang tidak bersifat kombinatorial? Jawabannya adalah umpan balik, yang berarti bahwa kita membuat loop dalam diagram rangkaian sehingga nilai output bergantung, secara tidak langsung, pada diri mereka sendiri.

Jika umpan balik tersebut positif maka rangkaian cenderung memiliki keadaan stabil, dan jika negatif sirkuit akan cenderung berosilasi.

• Flip-Flops
Asinkron, bahwa output berubah segera setelah perubahan masukan. Di sisi lain, adalah sinkron, bahwa output dari semua rangkaian sekuensial berubah secara bersamaan ke ritme sinyal clock global. Akan mempertimbangkan jenis yang disebut Master-Slave Flip-Flop.

• Counters
Dibangun dari sejumlah flip-flop yang terhubung dalam kaskade. Penghitung adalah komponen yang sangat banyak digunakan dalam sirkuit digital, dan diproduksi sebagai sirkuit terpadu terpisah dan dimasukkan sebagai bagian dari sirkuit terpadu yang lebih besar.